HDL Works

Dans les systèmes électroniques complexes, vérifier manuellement les interconnexions entre plusieurs PCB / backplanes / câbles – faisceaux, est long, fastidieux et source d’erreurs

Au-delà du temps important consacré à cette tâche manuelle, la vérification est généralement limitée aux interconnexions entre les connecteurs de deux cartes et réalisée à l’aide de feuilles de calcul.

Aucun contrôle automatisé des connexions entre les broches FPGA/µC et leur implémentation PCB

La vérification manuelle ne couvre pas les interconnexions entre les composants.

BoardTrace

BoardTrace est un logiciel de visualisation et de vérification des interconnexions électroniques entre plusieurs PCB, connecteurs, FPGA, microprocesseurs et backplanes. Il vise principalement les systèmes électroniques complexes multi-cartes. Sa fonction principale est de détecter rapidement les erreurs de connectivité dans les architectures électroniques complexes.

IO Checker

IO Checker est un logiciel de vérification de cohérence entre le brochage d’un FPGA et les connexions du PCB. Il automatise la vérification des E/S, des alimentations, des masses et des standards d’interface afin de détecter les erreurs de raccordement avant fabrication. 

Il est particulièrement intéressant pour les projets associant FPGA + PCB, où une erreur de correspondance entre le brochage FPGA, le schéma et le routage PCB peut entraîner une erreur matérielle coûteuse.

Ease

EASE est un environnement de conception graphique HDL de HDL Works destiné au développement de circuits numériques pour FPGA. Il permet de concevoir un même projet en combinant schémas graphiques, machines d’états, tables de vérité et code VHDL/Verilog/SystemVerilog, puis de générer automatiquement le code HDL correspondant.

EASE se distingue d’un simple éditeur VHDL/Verilog en proposant une approche graphique + textuelle. Il est particulièrement adapté aux projets FPGA/ASIC complexes où l’on souhaite passer de l’architecture fonctionnelle au code RTL tout en conservant une représentation graphique facilement compréhensible.

HDL Companion

HDL Companion est un environnement d’analyse, de navigation, de vérification et de documentation des projets HDL. Il est destiné principalement aux développeurs FPGA travaillant avec VHDL, Verilog ou des projets mixtes VHDL/Verilog. Il permet notamment d’analyser rapidement du code existant, y compris du code incomplet ou comportant des erreurs de syntaxe :

• Visualisation de l’organisation hiérarchique d’un projet FPGA
• Navigation à travers les Signal, Variable, Process, Entity, Component…
• Vérification du respect des règles du codage HDL (Linting)